Busca avançada
Ano de início
Entree

Marcelo Antonio Pavanello

CV Lattes ResearcherID ORCID


Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo  (Instituição Sede da última proposta de pesquisa)
País de origem: Brasil

É Professor Titular do Departamento de Engenharia Elétrica. Possui experiência na área de Engenharia Elétrica, com ênfase em Micro/Nanoeletrônica, atuando principalmente nas áreas de caracterização elétrica, modelagem compacta e simulação numérica de dispositivos eletrônicos fabricados em tecnologia CMOS, com especial atenção para a tecnologia silício sobre isolante (SOI). Recentemente, suas pesquisas têm sido desenvolvidas nas de áreas modelagem compacta e caracterização elétrica de nanofios transistores MOS tridimensionais, eletrônica criogênica e extração de parâmetros elétricos de dispositivos semicondutores, além da utilização da engenharia da região de canal dos transistores MOS para aprimoramento de suas propriedades digitais, analógicas e em circuitos analógicos. É autor ou co-autor 6 livros e mais de 400 artigos publicados em periódicos e congressos internacionais. Foi Professor Visitante na Universidade Católica de Louvain, Bélgica, em 2008. Desde 2007 é Distinguished Lecturer e em 2018 foi nomeado para o Compact Modeling Committee da Electron Devices Society (EDS) do IEEE. Em 2019 foi nomeado Editor para área Device and Process Modeling do periódico IEEE Transactions on Electron Devices. Em 2021 foi nomeado como Editor Associado do periódico IEEE Access. Atualmente, exerce o cargo de Chefe do Departamento de Engenharia Elétrica e Coordenador dos Cursos de Engenharia Elétrica e Engenharia de Automação e Controle. Entre 04/2010 e 01/2020 exerceu a função de Vice-Reitor de Ensino e Pesquisa do Centro Universitário FEI. No período de 02/2007 a 06/2010 foi coordenador do Programa de Pós-Graduação em Engenharia Elétrica do Centro Universitário da FEI. Atua como coordenador e pesquisador em diversos projetos de pesquisa fomentados por agências como FAPESP, CNPq e Capes. Possui graduação em Engenharia Elétrica pela FEI (1993), mestrado em Engenharia Elétrica pela Universidade de São Paulo (1996) e doutorado em Engenharia Elétrica pela Universidade de São Paulo (2000). Realizou o projeto e a fabricação de um novo transistor MOS em tecnologia SOI, denominado GC SOI MOSFET, voltado a aplicações analógicas, tendo desenvolvido modelo analítico para permitir o projeto de circuitos integrados com essa estrutura, participando das pesquisas sobre sua utilização em altas e baixas temperaturas, além de sua adoção em amplificadores operacionais. Participou da equipe de pesquisadores que fabricou o primeiro transistor tridimensional tipo FinFET no Brasil em 2012. Em 2017, coordenou o desenvolvimento, fabricação e caracterização elétrica do primeiro nanofio transistor MOS utilizando substratos SOI com espessuras nanométricas no país. (Fonte: Currículo Lattes)

Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a)
Mais itensMenos itens
Matéria(s) publicada(s) em Outras Mídias ( ):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)
Auxílios à pesquisa
Bolsas no país
Bolsas no Exterior
Apoio FAPESP em números * Quantidades atualizadas em 09/11/2024
Colaboradores mais frequentes em auxílios e bolsas FAPESP
Contate o Pesquisador

Serviço temporariamente indisponível

Palavras-chave utilizadas pelo pesquisador
Por favor, reporte erros na informação da página do pesquisador utilizando este formulário.
X

Reporte um problema na página