Busca avançada
Ano de início
Entree

Explorando paralelismo em interfaces gráficas com o usuário

Processo: 09/14681-4
Modalidade de apoio:Bolsas no Brasil - Pós-Doutorado
Vigência (Início): 01 de maio de 2010
Vigência (Término): 31 de dezembro de 2010
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Guido Costa Souza de Araújo
Beneficiário:Alexandro José Baldassin
Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
Assunto(s):Multiprogramação e multiprocessamento   Interface gráfica   Sincronização
Palavra(s)-Chave do Pesquisador:Interface Gráfica com o Usuário | Paralelização de Software | sincronização | Programação Concorrente

Resumo

A recente introdução dos processadores com múltiplos núcleos de execução (multicore processors) tem ocasionado um grande interesse por parte de pesquisadores em novos paradigmas e ambientes de programação voltados para a exploração do paralelismo. Embora avanços tenham sido conseguidos no âmbito científico, aplicações desktop típicas ainda carecem de resultados mais expressivos. Em especial, aplicações que interagem com o usuário através de interfaces gráficas ainda operam seguindo o modelo tradicional baseado em um laço de eventos. Nesse modelo, uma única unidade de execução (thread) é responsável por tratar cada evento de forma sequencial. Caso haja necessidade de explorar paralelismo na aplicação, o programador deve fazê-lo de forma explícita, o que muitas vezes aumenta consideravelmente o nível de complexidade da codificação. Este projeto visa à pesquisa de novos paradigmas de execução para interfaces gráficas com o usuário (GUI) no contexto atual de paralelismo. A pesquisa tem como objetivo avaliar os modelos atuais de execução, baseados no laço de eventos sequencial, e propor novas alternativas que utilizem de forma adequada o paralelismo em multiprocessadores. O grande número de aplicações que fazem uso de interfaces gráficas e a adoção de processadores com múltiplos núcleos de execução são dois dos aspectos que evidenciam a importância do tema abordado neste projeto. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Mais itensMenos itens
Matéria(s) publicada(s) em Outras Mídias ( ):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)

Publicações científicas
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
MOREIRA, JOAO; KLEIN, FELIPE; BALDASSIN, ALEXANDRO; CENTODUCATTE, PAULO; AZEVEDO, RODOLFO; RIGO, SANDRO; IEEE. Using Multiple Abstraction Levels to Speedup an MPSoC Virtual Platform Simulator. 2011 22ND IEEE INTERNATIONAL SYMPOSIUM ON RAPID SYSTEM PROTOTYPING (RSP), v. N/A, p. 7-pg., . (09/04707-6, 09/08239-7, 09/14681-4)

Por favor, reporte erros na lista de publicações científicas utilizando este formulário.