Caracterização Elétrica Experimental e Extração de Parâmetros de Transistores pMOS Sem Junções

Resumo

Ao longo das últimas décadas, transistores MOS têm sido os componentes eletrônicos mais utilizados em circuitos integrados, de modo que o desenvolvimento da indústria de microeletrônica está condicionado à sua evolução. Através da redução das dimensões dos transistores MOS, é possível aumentar a quantidade de dispositivos por chip, incrementando a capacidade de processamento. Entretanto, o escalamento das dimensões dos transistores à valores extremos, resulta na redução do controle da carga de canal pela porta, ocasionando os chamados de efeitos de canal curto que degradam suas características elétricas. Sendo assim, diversas tecnologias têm sido desenvolvidas para permitir o escalamento de transistores MOS em nós tecnológicos avançados (sub-20nm), como os transistores de múltiplas portas, também chamados de 3D, os quais apresentam menor susceptibilidade a efeitos de canal curto. Com o intuito de melhorar ainda mais o controle das cargas sobre a região de canal, transistores 3D podem ser fabricados em lâminas de tecnologia Silício-sobre-Isolante (SOI), onde a região ativa da lâmina é separada do substrato por uma camada de isolante. A presença desta camada melhora o acoplamento capacitivo na região de canal e permite a confecção de dispositivos que funcionam em modo de depleção parcial/acumulação como os transistores sem junções, em que a dopagem da região de canal é alta e constante desde a fonte até o dreno. Estes dispositivos foram propostos para tecnologias de última geração (sub-16nm), em que a formação das junções de fonte/dreno constitui uma etapa crítica do processo de fabricação. Embora transistores sem junções sejam extremamente promissores, a formação de seu canal de condução tem uma forte dependência com a condição de polarização da porta e com características físicas dos dispositivos tais como dimensões e concentração de dopantes. Assim, esses dispositivos estão sujeitos a uma significante variabilidade de suas características elétricas. Recentemente, alguns trabalhos de simulação e experimentais têm sido desenvolvidos visando determinar a variabilidade de transistores sem junções. Entretanto, poucos deles têm tratado de transistores canal tipo P. Logo, o projeto atual visa à caracterização elétrica experimental e simulação de transistores sem junções canal tipo P e extração de seus principais parâmetros elétricos, tais como tensão de limiar e inclinação de sublimiar. A partir dos resultados, será possível verificar se a variabilidade dos transistores sem junções de canal P apresentam comportamento similar ao de transistores nMOS, apesar da menor mobilidade das lacunas em relação aos elétrons, bem como de particularidades no processo de implantação de dopantes.