Busca avançada
Ano de início
Entree

Avaliação do Desempenho Elétrico de Nanofios Transistores SOI para Aplicações de Baixa Potência

Processo: 21/02993-3
Linha de fomento:Bolsas no Brasil - Iniciação Científica
Vigência (Início): 01 de junho de 2021
Vigência (Término): 31 de maio de 2022
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Pesquisador responsável:Michelly de Souza
Beneficiário:Vinícius Rodrigues Prates
Instituição-sede: Campus de São Bernardo do Campo. Centro Universitário da FEI (UNIFEI). Fundação Educacional Inaciana Padre Sabóia de Medeiros (FEI). São Bernardo do Campo , SP, Brasil
Assunto(s):Medidas elétricas   Transistores MOSFET   Simulação numérica   Tecnologia SOI

Resumo

Atualmente, grande parte dos circuitos eletrônicos utilizam como elementos básicos transistores por efeito de campo construídos segundo a tecnologia Metal-Óxido-Semicondutor (MOSFET). O escalamento de dispositivos semicondutores consiste em reduzir as dimensões dos transistores MOS e interconexões em circuitos integrados (CIs), permitindo maior densidade de integração, maior velocidade e menor consumo de potência. Do ponto de vista econômico, a redução dos dispositivos permite obter maior desempenho com menor custo por função. Do ponto de vista elétrico, a redução das dimensões dos dispositivos permite melhor desempenho e redução da tensão de alimentação, contribuindo para minimizar a potência dinâmica. Desta forma, torna-se possível incluir diversas aplicações em um único produto, com em smartphones, com baixo consumo de energia, garantindo boa vida útil da bateria. A tecnologia de fabricação de CIs em lâminas de silício sobre isolante (Silicon-On-Insulator, SOI) tem se constituído como uma importante alternativa à tecnologia MOS convencional na fabricação de CIs em altíssima escala de integração, visando a contínua redução de dimensões. Nesta tecnologia, os dispositivos são fabricados em uma fina camada de silício, separada do restante do substrato por um isolante. Transistores MOS nesta tecnologia propiciam melhorias tais como redução nas capacitâncias de junção e maior mobilidade dos portadores, minimizando, ou retardando para gerações tecnológicas mais complexas, a ocorrência de efeitos parasitários indesejáveis, decorrentes da redução das dimensões. Para transistores com dimensões extremamente reduzidas, da ordem de 22 nm, transistores de múltiplas portas constituem uma promissora alternativa para solucionar os problemas decorrentes da contínua redução das dimensões dos transistores MOS, melhorando o controle eletrostático das cargas na região do canal, que reduz a ocorrência de efeitos de canal curto. Desta forma, transistores de múltiplas portas, tais como os FinFETs, têm ganhado atenção da comunidade científica graças ao seu bom desempenho elétrico. Mais recentemente, a redução da altura da aleta de Si em estruturas do tipo FinFET deu origem aos nanofios transistores MOS que, por apresentarem seção transversal de poucos nanômetros, possibilitam excelente controle eletrostático, e permitem a obtenção de transistores com comprimento de canal de poucos nanômetros. Além das diversas vantagens apresentadas por transistores em tecnologia SOI para diferentes aplicações, a adoção da lâmina SOI permite ainda a integração de sensores e circuitos em uma mesma área de silício. Por exemplo, pode-se citar os diodos PIN laterais que, quando polarizados reversamente, permitem a obtenção de fotodetectores para baixos comprimentos de onda, com alta eficiência quântica e baixos valores de corrente de escuro, resultando em baixa potência em estado desligado. Diodos semicondutores, podem ainda ser utilizados como sensores de temperatura, com alta linearidade em uma extensa faixa de operação. Desta forma, dispositivos semicondutores avançados implementados em tecnologia SOI com camada de Si totalmente depletada constituem uma opção bastante atrativa para aplicações de IoT (Internet of Things), as quais exigem alto desempenho, baixa tensão de alimentação, baixo consumo de potência, maior confiabilidade, além de flexibilidade nas soluções de projeto, não apenas em nível de arquitetura dos circuitos, mas também em nível de tecnologia de dispositivos.Neste projeto de Iniciação Científica será realizado um estudo da operação de nanofios transistores SOI, de dimensões nanométricas, com vistas à aplicações de baixo consumo de potência. O estudo será realizado através de medidas elétricas, além de simulações numéricas 3D, com o intuito de verificar o desempenho analógico destes transistores com a redução das tensões de alimentação, incluindo a operação em sublimiar. Serão utilizados nanofios transistores MOS fabricados no CEA-Leti, França.

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)