Simulação e caracterização elétrica de nanofios transistores MOS em altas temperaturas

Resumo

A indústria de semicondutores deve grande parte de seu sucesso à capacidade de continuamente diminuir o tamanho dos dispositivos (basicamente transistores) que compõe os circuitos integrados (chips). Esta diminuição do tamanho dos dispositivos permite um incremento do número de transistores integrados em um único chip. Possibilita ainda redução da potência consumida, a fabricação de memórias maiores e a integração de novas funcionalidades ao chip. A constante miniaturização dos transistores MOS, atingindo dezenas de nanômetros de comprimento de canal, tem dificultado a utilização de tecnologias MOS tradicionais, fabricadas em substratos de Si monocristalino, devido à presença de efeitos de canal curto. De modo indesejável, tais efeitos afastam o transistor MOS em suas características elétricas ideais, promovendo o aumento da corrente de desligamento, redução da tensão de limiar e inclinação de sublimiar, entre outros problemas. Recentemente, como forma para minimizar os efeitos decorrentes da miniaturização, transistores MOS com múltiplas portas, como os FinFETs, passaram a ser utilizados, uma vez que melhoram sensivelmente o controle eletrostático das cargas na região de canal, reduzindo a incidência dos efeitos de canal curto. Desenvolvidos recentemente, os nanofios transistores MOS tem apresentado resultados promissores para a evolução dos FinFETs. Estas estruturas possuem seção transversal de poucos nanômetros (em geral 10 a 20 nanometros), possibilitando excelente controle eletrostático em transistores MOS com comprimentos de canal inferiores a 14 nanometros. A operação de dispositivos eletrônicos em altas temperaturas está associada a uma série de aplicações, nas quais o sistema eletrônico está submetido a temperaturas superiores à ambiente e que podem superar os 600 K, dependendo do ramo de aplicação. A própria operação de transistores em sistemas habitualmente utilizados na eletrônica de consumo, como smartphones, laptops ou televisores, raramente ocorre em temperatura ambiente e atinge facilmente a faixa de 340 K.Quando submetidos a temperaturas mais altas do que a temperatura ambiente, os dispositivos eletrônicos sofrem uma degradação de suas propriedades elétricas, que piora conforme a temperatura do ambiente é maior. No caso de transistores MOS, ocorre um aumento na corrente de fuga das junções PN, redução da tensão de limiar, aumento da inclinação de sublimiar e redução da mobilidade dos portadores de carga, entre outros efeitos. Desse modo, a avaliação das mudanças nas características elétricas dos nanofios transistores MOS conforme a temperatura aumenta, é importante para que se possam compreender os efeitos físicos associados, determinar os limites de utilização dessa tecnologia e incluí-los em modelos compactos, usados no projeto de circuitos eletrônicos tolerantes ao aumento da temperatura. Neste contexto, este projeto de pesquisa de Iniciação Científica objetiva a simulação numérica tridimensional e a realização de medidas elétricas de nanofios transistores MOS, na faixa de temperaturas entre, pelo menos, 300 K e 573 K. Com as simulações numéricas tridimensionais e as medidas experimentais realizadas, serão extraídos seus principais parâmetros elétricos. Os resultados obtidos das simulações numéricas tridimensionais serão comparados aos resultados experimentais, aprofundando os conhecimentos sobre as propriedades elétricas de nanofios transistores MOS, quando submetidos a condições de temperatura variável. Essa comparação também permitirá um ajuste apropriado das estruturas de simulação tridimensionais nessa faixa de temperaturas, o que servirá para o desenvolvimento de outras pesquisas associadas, que dependem de uma boa fidelidade entre a estrutura simulada e os resultados experimentais. Serão utilizados para as medidas elétricas nanofios transistores MOS fabricados no CEA-Leti, França.