Busca avançada
Ano de início
Entree

Avaliação e modelagem do transporte de carga em transistores mos nanométricos para projeto de circuitos cmos

Processo: 16/10832-1
Modalidade de apoio:Bolsas no Brasil - Doutorado
Vigência (Início): 01 de outubro de 2016
Vigência (Término): 31 de maio de 2020
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Pesquisador responsável:Marcelo Antonio Pavanello
Beneficiário:Thales Augusto Ribeiro
Instituição Sede: Campus de São Bernardo do Campo. Centro Universitário da FEI (UNIFEI). Fundação Educacional Inaciana Padre Sabóia de Medeiros (FEI). São Bernardo do Campo , SP, Brasil
Assunto(s):Nanoeletrônica   Modelagem   Mobilidade   Transistores MOSFET   Semicondutores   Medidas elétricas   Transporte de carga
Palavra(s)-Chave do Pesquisador:Medidas Elétricas | Mobilidade | Modelagem | Mosfet | Nanoeletrônica | transporte de carga | Dispositivos Semicondutores

Resumo

Os transistores MOS com múltiplas portas constituem uma promissora alternativa para solucionar os problemas decorrentes da contínua redução das dimensões dos trasistores MOS, devido às excelentes melhoras no desempenho dos dispositivos MOS com dimensões extremamente submicrométricas (deep-submicrometer), com comprimentos de canal inferiores a 14 nm, ocasionada pelo excelente controle das cargas do canal que pode ser obtido com estes transistores.Os transistores de porta dupla ou tripla, como os FinFETs, ou com canal circundante, são exemplos de estruturas que vêm sendo consideradas pela comunidade científica. Recentemente, uma nova estrutura de transistor com múltiplas portas foi proposta, o transistor MOS sem junção (junctionless). Neste transistor as regiões de canal, fonte e dreno são feitas com o mesmo tipo de dopante, não havendo junções PN. Além da ausência de junções, o transporte de cargas nestes transistores se dá de modo completamente distinto daquele que ocorre nos transistores MOS tradicionais (com junções). Os transistores sem junções possuem transporte de cargas baseado no regime de acumulação de portadores na região de canal, enquanto que os transistores com junções se baseiam no fenômeno de inversão.Em virtude desta mudança na física que rege o transporte de cargas nos transistores sem junção, na literatura atual, alguns poucos estudos podem ser encontrados sobre as propriedades de transporte de portadores de carga nestas estruturas avançadas. Entretanto, estas poucas publicações ainda apresentam conclusões preliminares sobre o assunto e todas elas realizam adaptações de técnicas aplicadas a transistores tradicionais, como forma de obter informações sobre o transporte de carga dos transistores sem junções. O conhecimento detalhado e posterior modelagem dos fenômenos físicos que regem o transporte de cargas nos transistores é fundamental, pois impacta diretamente a corrente elétrica e, portanto, o desempenho destes dispositivos em circuitos elétricos. Neste projeto de pesquisas será realizado um estudo comparativo do transporte de cargas em transistores tradicionais e sem junção, ambos com estruturas de múltiplas portas e de dimensões nanométricas. Espera-se obter um novo modelo para a mobilidade dos portadores de carga na região de canal dos transistores MOS sem junções, que considere as peculiaridades de funcionamento destas estruturas, para ser incluído em simuladores de circuitos elétricos.

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)

Publicações científicas
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
RIBEIRO, THALES AUGUSTO; BERGAMASCHI, FLAVIO ENRICO; BARRAUD, SYLVAIN; PAVANELLO, MARCELO ANTONIO. Influence of fin width variation on the electrical characteristics of n-type junctionless nanowire transistors at high temperatures. Solid-State Electronics, v. 185, . (16/10832-1, 19/15500-5)
RIBEIRO, THALES AUGUSTO; BARRAUD, SYLVAIN; PAVANELLO, MARCELO ANTONIO. Analysis of the Electrical Parameters of SOI Junctionless Nanowire Transistors at High Temperatures. IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, v. 9, p. 492-499, . (16/10832-1, 19/15500-5)

Por favor, reporte erros na lista de publicações científicas escrevendo para: cdi@fapesp.br.