Busca avançada
Ano de início
Entree

Caracterização elétrica e simulação tridimensional de nanofios transistores MOS

Processo: 15/10491-7
Modalidade de apoio:Bolsas no Brasil - Doutorado
Vigência (Início): 01 de dezembro de 2015
Vigência (Término): 31 de maio de 2018
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Pesquisador responsável:Marcelo Antonio Pavanello
Beneficiário:Bruna Cardoso Paz
Instituição Sede: Campus de São Bernardo do Campo. Centro Universitário da FEI (UNIFEI). Fundação Educacional Inaciana Padre Sabóia de Medeiros (FEI). São Bernardo do Campo , SP, Brasil
Bolsa(s) vinculada(s):16/06301-0 - Caracterização elétrica e simulação tridimensional de nanofios transistores MOS, BE.EP.DR
Assunto(s):Nanoeletrônica   Nanofios
Palavra(s)-Chave do Pesquisador:Nanoeletrônica | Nanofios | Temperatura | tensão mecânica | Transistor MOS | Materiais e Componentes Semicondutores

Resumo

A crescente miniaturização dos dispositivos eletrônicos tem dificultado a utilização de transistores MOS planares em tecnologias extremamente submicrométricas devido à presença de efeitos de canal curto. Transistores MOS com múltiplas portas melhoram sensivelmente o controle das cargas na região de canal, reduzindo a ocorrência de tais efeitos. Portanto, estes dispositivos têm sido considerados bastante promissores para tecnologias futuras. Diversos transistores de múltiplas portas, tais como os FinFETs de porta dupla ou tripla, têm ganhado bastante atenção da comunidade científica graças ao seu bom desempenho em aplicações digitais. Outra estrutura de múltiplas portas, desenvolvida recentemente, que tem apresentado resultados promissores são os nanofios transistores MOS.Estas estruturas possuem seção transversal de poucos nanômetros, possibilitando excelente controle eletrostático e minimizando os efeitos indesejáveis encontrados em transistores MOS com comprimentos de canal da ordem de 10 nanometros. Neste projeto de pesquisa de doutorado deseja-se estudar, por meio de simulações numéricas e medidas experimentais, os efeitos da temperatura sobre as propriedades elétricas de nanofios transistores, procurando identificar o comportamento dos dispositivos com a sua física de funcionamento. Serão estudados os efeitos da temperatura sobre as características elétricas dos nanofios transistores, considerando a ação ou não de tensão mecânica no Si, assim como a adoção ou não de rotação no substrato. Com o intuito de se alcançar os objetivos propostos, serão realizadas simulações numéricas tridimensionais em nanofios transistores de canal curto em função da temperatura. Os nanofios transistores a serem estudados foram e serão fabricados no CEA-Leti, França. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)

Publicações científicas (5)
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Methodology to separate channel conductions of two level vertically stacked SOI nanowire MOSFETs. Solid-State Electronics, v. 149, p. 62-70, . (15/10491-7)
PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Low temperature influence on performance and transport of Omega-gate p-type SiGe-on-insulator nanowire MOSFETs. Solid-State Electronics, v. 159, n. SI, p. 83-89, . (15/10491-7)
PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Study of silicon n- and p-FET SOI nanowires concerning analog performance down to 100 K. Solid-State Electronics, v. 128, n. SI, p. 60-66, . (15/10491-7)
CERDEIRA, A.; ESTRADA, M.; PAVANELLO, M. A.. On the compact modelling of Si nanowire and Si nanosheet MOSFETs. Semiconductor Science and Technology, v. 37, n. 2, . (15/10491-7)
PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Electrical characterization of vertically stacked p-FET SOI nanowires. Solid-State Electronics, v. 141, p. 84-91, . (15/10491-7, 16/06301-0)

Por favor, reporte erros na lista de publicações científicas escrevendo para: cdi@fapesp.br.