Busca avançada
Ano de início
Entree

Desenvolvimento de nanofios transistores em substratos soi com espessuras nanométricas

Processo: 12/13499-0
Linha de fomento:Bolsas no Brasil - Doutorado
Vigência (Início): 01 de setembro de 2012
Vigência (Término): 31 de dezembro de 2016
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Pesquisador responsável:Marcelo Antonio Pavanello
Beneficiário:Juliana Pinheiro Nemer
Instituição-sede: Campus de São Bernardo do Campo. Centro Universitário da FEI (UNIFEI). Fundação Educacional Inaciana Padre Sabóia de Medeiros (FEI). São Bernardo do Campo , SP, Brasil
Vinculado ao auxílio:08/05792-4 - Projeto, fabricação e caracterização de transistores FinFETs, AP.TEM
Assunto(s):Microeletrônica   Técnicas de caracterização elétrica   Microfabricação   Semicondutores   Tecnologia SOI

Resumo

Atualmente, uma série de trabalhos reportados na literatura mundial apontam a tecnologia Silício-sobre-Isolante (Silicon-On-Insulator - SOI) como uma importante substituta da tecnologia MOS convencional na fabricação de transistores com comprimento de canal reduzido, constituindo uma importante alternativa para sustentar a contínua redução das dimensões enfrentada pela tecnologia CMOS. A utilização da tecnologia SOI propicia melhorias tais como redução nas capacitâncias de junção e maior mobilidade dos portadores na região de canal, minimizando ou retardando para gerações tecnológicas mais complexas, a ocorrência de efeitos parasitários indesejáveis que afetem o desempenho do transistor MOS.Embora apresente diversas vantagens em comparação com a tecnologia CMOS convencional, e recentemente já seja adotada pelas principais indústrias de semicondutores do mundo para a implementação de circuitos integrados de grande densidade e complexidade, tais como microprocessadores e memórias, não existem em nosso país universidades ou indústrias que realizem a fabricação de dispositivos e circuitos em tecnologia SOI CMOS.Este projeto tem como objetivo realizar o projeto, fabricação e caracterização elétrica de uma tecnologia SOI de camada fina, com dielétrico de alto k e porta metálica, para aplicações de baixa potência, no Brasil. Inicialmente, o projeto deste processo será feito por meio de simulações numéricas bidimensionais, e um novo conjunto de fotomáscaras será desenvolvido. Estas duas etapas serão desenvolvidas no Centro Universitário da FEI. Em seguida, o processo de fabricação projetado será realizado nas facilidades no Centro de Componentes Semicondutores da Unicamp e os dispositivos fabricados serão caracterizados eletricamente no Centro Universitário da FEI.O Centro Universitário da FEI e o Centro de Componentes Semicondutores da Unicamp atuam conjuntamente no projeto "PROJETO E FABRICAÇÃO DE UMA TECNOLOGIA SOI CMOS DE CAMADA FINA PARA APLICAÇÕES DE BAIXA POTÊNCIA" (projeto CNPq 552537/2011-0). Por intermédio deste projeto foi firmado um convênio entre o Centro de Componentes Semicondutores da Unicamp, coordenado pelo Prof. Dr. José Alexandre Diniz, e o Centro Universitário da FEI, permitindo que a fabricação dos disposivitos propostos seja realizada no CCS-UnicampDesta forma, como resultado principal deste projeto, a alternativa tecnológica mais importante para a fabricação de circuitos CMOS da atualidade será disponibilizada à comunidade de microeletrônica nacional. Para o desenvolvimento deste projeto, trabalhos de desenvolvimento dos materiais empregados, da união dos diversos processos de fabricação para a obtenção de uma tecnologia CMOS, da simulação e do projeto da tecnologia, entre outros, serão desencadeados, promovendo a cooperação e intercâmbio docente e discente entre as instituições envolvidas.

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)