Busca avançada
Ano de início
Entree

ADAPTT: provendo eficiência de recursos na classificação de tráfego através do uso sinergético e adaptativo de FPGAs e CNNs

Resumo

Redes neurais cada vez mais profundas e, mais especificamente, convolucionais (CNN), têm mostrado ser uma solução de alta acurácia para lidar com o problema de classificação de tráfego na Internet, contribuindo com o melhor planejamento de capacidade, administração eficiente dos recursos, detecção de anomalias, dentre outros. Entretanto, para lidar com o aumento significativo no volume de tráfego, o processamento tem de ocorrer de forma eficiente, com baixa latência e alta vazão. Assim, FPGAs aparecem como alternativa emergente e de crescente popularidade, devido a sua capacidade de reconfiguração e adaptabilidade. FPGAs permitem otimizações específicas através da Síntese de Alto Nível (HLS - High Level Synthesis), que gera vários circuitos a partir da mesma descrição e com diferentes características. Neste mesmo cenário, os modelos de CNNs também podem ser aprimorados, através de poda e quantização, que visam diminuir a quantidade de memória ou poder de processamento exigidos, com perdas mínimas na acurácia. Assim, este projeto propõe o ADAPTT - An Adaptive Deep Learning FPGA APproach for Traffic ClassificaTion, com o objetivo de aumentar a eficiência (i.e. vazão, energia, uso de recursos, acurácia ou custo de implementação) na execução de CNNs em aceleradores FPGAs para controle de tráfego. O ADAPTT envolve duas etapas: 1) Estática: Que cria, em tempo de projeto e automaticamente através de heurísticas inteligentes, uma biblioteca com várias configurações, compostas por versões aprimoradas com HLS de aceleradores para FPGA e com modelos otimizados através de poda e quantização de CNNs, resultando em diferentes perfis de vazão, consumo energético, acurácia, etc.; e 2) Dinâmica: Que, após o sistema estar implantado e em funcionamento, tem a capacidade de adaptar-se através da mudança dinâmica de configuração, dado um objetivo de otimização (e.g. menor consumo de energia, maior vazão ou acurácia) e estado atual do sistema (e.g., volume atual de tráfego ou mínima acurácia necessária), aproveitando-se da reconfigurabilidade intrínseca do FPGA. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre o auxílio:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)